PCB设计技巧百问解答题(doc 33页)

PCB设计技巧百问解答题目录：
1、如何选择PCB板材？
2、如何避免高频干扰？
3、在高速设计中，如何解决信号的完整性问题？
4、差分布线方式是如何实现的？
5、对于只有一个输出端的时钟信号线，如何实现差分布线？
6、接收端差分线对之间可否加一匹配电阻？
7、为何差分对的布线要靠近且平行？
8、如何处理实际布线中的一些理论冲突的问题
9、如何解决高速信号的手工布线和自动布线之间的矛盾？
10、关于test coupon。
11、在高速PCB设计中，信号层的空白区域可以敷铜，而多个信号层的敷铜在接地和接电源上应如何分配？
12、是否可以把电源平面上面的信号线使用微带线模型计算特性阻抗？电源和地平面之间的信号是否可以使用带状线模型计算？
13、在高密度印制板上通过软件自动产生测试点一般情况下能满足大批量生产的测试要求吗？
14、添加测试点会不会影响高速信号的质量？
15、若干PCB组成系统，各板之间的地线应如何连接？
16、能介绍一些国外关于高速PCB设计的技术书籍和资料吗？
17、两个常被参考的特性阻抗公式：
18、差分信号线中间可否加地线？
19、刚柔板设计是否需要专用设计软件与规范？国内何处可以承接该类电路板加工？
20、适当选择PCB与外壳接地的点的原则是什么？
21、电路板DEBUG应从那几个方面着手？
22、在电路板尺寸固定的情况下，如果设计中需要容纳更多的功能，就往往需要提高PCB的走线密度，但是这样有可能导致走线的相互干扰增强，同时走线过细也使阻抗无法降低，请专家介绍在高速（>100MHz）高密度PCB设计中的技巧?

 

PCB设计技巧百问解答题内容提要：
在电路板尺寸固定的情况下，如果设计中需要容纳更多的功能，就往往需要提高PCB的走线密度，但是这样有可能导致走线的相互干扰增强，同时走线过细也使阻抗无法降低，请专家介绍在高速（>100MHz）高密度PCB设计中的技巧?
在设计高速高密度PCB时，串扰(crosstalk interference)确实是要特别注意的，因为它对时序(timing)与信号完整性(signal integrity)有很大的影响。以下提供几个注意的地方： 1.控制走线特性阻抗的连续与匹配。 2.走线间距的大小。一般常看到的间距为两倍线宽。可以透过仿真来知道走线间距对时序及信号完整性的影响，找出可容忍的最小间距。不同芯片信号的结果可能不同。 3.选择适当的端接方式。 4.避免上下相邻两层的走线方向相同，甚至有走线正好上下重迭在一起，因为这种串扰比同层相邻走线的情形还大。 5.利用盲埋孔(blind/buried via)来增加走线面积。但是PCB板的制作成本会增加。 在实际执行时确实很难达到完全平行与等长，不过还是要尽量做到。除此以外，可以预留差分端接和共模端接，以缓和对时序与信号完整性的影响。

..............................