PCB设计常见问题与解答(doc 19页)

一、如何选择PCB板材？
二、如何避免高频干扰？
三、在高速设计中，如何解决信号的完整性问题？
四、差分布线方式是如何实现的？
五、对于只有一个输出端的时钟信号线，如何实现差分布线？
六、接收端差分线对之间可否加一匹配电阻？
七、为何差分对的布线要靠近且平行？
八、如何处理实际布线中的一些理论冲突的问题
九、如何解决高速信号的手工布线和自动布线之间的矛盾？
十、关于test coupon。

一、如何选择PCB板材？
    选择PCB板材必须在满足设计需求和可量产性及成本中间取得平衡点。设计需求包含电气和机构这两部分。通常在设计非常高速的PCB板子(大于GHz的频率)时这材质问题会比较重要。例如，现在常用的FR-4材质，在几个GHz的频率时的介质损(dielectric loss)会对信号衰减有很大的影响，可能就不合用。就电气而言，要注意介电常数(dielectric constant)和介质损在所设计的频率是否合用。

二、如何避免高频干扰？
    避免高频干扰的基本思路是尽量降低高频信号电磁场的干扰，也就是所谓的串扰(Crosstalk)。可用拉大高速信号和模拟信号之间的距离，或加ground guard/shunt traces在模拟信号旁边。还要注意数字地对模拟地的噪声干扰。

三、在高速设计中，如何解决信号的完整性问题？
    信号完整性基本上是阻抗匹配的问题。而影响阻抗匹配的因素有信号源的架构和输出阻抗(output impedance)，走线的特性阻抗，负载端的特性，走线的拓朴(topology)架构等。解决的方式是靠端接(termination)与调整走线的拓朴。

四、差分布线方式是如何实现的？
    差分对的布线有两点要注意，一是两条线的长度要尽量一样长，另一是两线的间距(此间距由差分阻抗决定)要一直保持不变，也就是要保持平行。平行的方式有两种，一为两条线走在同一走线层(side-by-side)，一为两条线走在上下相邻两层(over-under)。一般以前者side-by-side实现的方式较多。

..............................