超大规模集成电路的可制造性设计(pdf 5页)

一、 引 言
二、 IC工艺级仿真工具
三、 IC器件物理特性级模拟工具
四、 工艺及器件物理特性可制造性设计
五、 举例
六、 结束语

当代EDA工程设计范畴，涉及到VLSI前端
(系统级描述及综合仿真、验证等)设计和后端
(布局布线及版图优化)设计阶段，而最受芯片晶
圆代工厂商所关注的是IC—TCAD设计阶段，即基
于Ic工艺级、器件物理特性级仿真与优化层次的
DFM。Synopsys公司与Photronics公司已就合作开
发基于掩模综合优化层次下的DFM解决方案及可
制造性设计规则(DFM—measure)达成共识。Men—
tor公司正在整合其可制造性设计分析(DFM一
要的。
为了得到高性能的集成化器件，需要合理地选
择和调整晶圆加工过程的工艺参数及器件的纵、横
结构参数，即工艺级参数优化和器件级特性优化。
这也是IC可制造性设计的主要工作。实际内容即
为将工艺级仿真和器件特性级模拟联动实现。将工
艺级仿真所得到的器件内部杂质分布和器件的几何
尺寸导人器件特性模拟器，针对特定工艺条件、工
艺参数提取相应的器件性能参数。对IC可制造性
设计的描述，如图1所示。
Ana
．
1yze)
．
计划 -
。 工 次和 导体孽 絮
件物理特1．L tL驭／．'17的计算机仿真在IC设计业界被
称之为底层设计。底层设计在SOC (system
on the chip)系统芯片晶圆代工阶段是极为重……

..............................