高速数字电路设计(pdf 51)
高速数字电路设计(pdf 51)内容简介
目 录
1. 高速数字电路设计...5
1.1何谓高速数字信号..5
1.2微带线带状线的概念.....5
1.2.1微带线Microstrip....5
1.2.2带状线Stripline6
1.2.3经验数据....6
1.2.4同轴线coaxial cable6
1.2.5双绞线twisted-pair cable......7
1.2.6等间隔的电容负载的影响....7
1.3 常见高速电路......8
1.3.1 ECLEmitter Coupled Logic电路..8
1.3.2 CMLCurrent Mode Logic电路....9
1.3.3 GTLGunning Transceiver Logic电路......10
1.3.4 BTLBackplane Transceiver Logic电路...10
1.3.5 TTLTransistor Transistor Logic电路11
1.3.6 模数转换电路线接收器.12
1.4 常见电路匹配措施...12
1.4.1反射..12
1.4.2终端匹配..13
1.4.3始端匹配..15
1.5 高速电路设计一般原则和调试方法...16
1.5.1同步逻辑设计.16
1.5.2了解选用器件的输入输出结构选用恰当的匹配电路在考虑节省功耗电路 又能容许的情况下可适当地引入失配.19
1.5.3对极高速率300MHz以上的信号一般建议选用互补逻辑以降低对电源的要求....19
1.5.4了解每一根高速信号电流的流向电流环.....19
1.5.5信号的布线电源和地层的分割是否符合微带线带状线的要求高速信号要有回路地相配不是屏蔽地...19
1.5.6电源滤波..19
1.5.7对很高速度的信号要估算其走线延迟......19
1.5.8在满足速度要求的前提下尽量选用工作速率低的器件..19
1.5.9差分线尽量靠近走线...19
1.5.10测试方法选择有50输入的高速示波器一般自制一个探头测量点应尽量靠近所观察的位置或者需要该信号的实际位置一般不建议测输出端的信号波形与实际
2
使用的位置有一定差别....19
1.5.11 ringing, crosstalk, radiated noise —— 数字系统的三种噪声.19
1.5.12数字信号的绝大部分能量功率谱密度集中在fknee之内19
1.5.13 延时FR4 PCBouter trace: 140~180 ps/inch inner trace: 180 ps/inch...20
1.5.14 集总参数与分布参数系统......20
1.5.15 互感耦合电容的作用干扰.20
1.5.16 ECL电路的上升时间下降时间的计算...20
1.5.17 在数字系统中耦合电容引起的串扰比起互感引起的串扰要小.21
1.5.18 传输通道包括器件封装PCB布局连接器至少在fknee的范围内要有平坦的频响以保证信号不失真否则信号在收端可能会遇到上升时间劣化过冲振铃lump等现象...21
1.5.19 阻容负载对电流变化的作用..21
1.5.20 噪声容限noise immunity以10H189器件为例......22
1.5.21 地反弹ground bounce...23
1.5.22 寄生电容Stray Capacitance的影响对于高输入阻抗电路影响尤为严重....23
1.5.23 示波器探针的电气模型...24
1.5.24 21:1探针...25
1.5.25 趋肤效应skin effect在高频时导线表面附近的电流密度加大而中心部分的电流密度减小趋肤效应使得导线对高频信号的衰减增大趋肤效应的频率与导体的材料有关...25
1.5.26 对低频信号电流流经电阻最小的路径对高频信号回流路径的电感远比其电阻重要高频电流流经电感最小的路径而非电阻最小的路径最小电感回流路径正好在信号导线的下面以减小流出和流入电流通路间的环路面积......25
1.5.27 负载电容对上升时间的影响..26
1.5.28 直流匹配和交流匹配的功耗比较.27
1.5.29 电源系统设计原则....27
1.5.30 TTL和ECL的混合系统要注意....27
1.5.31 电源线上的电磁辐射防护......28
1.5.32 旁路电容的选取和安装......28
1.5.33 连接器对高速系统的影响......28
1.5.34 总线...30
2电磁兼容性Electromagnetic Compatibility.....32
2.1 关于电磁兼容性的基本原理.32
2.1.1下面的电路布局有什么问题.32
2.1.2 走线可穿过回流平面的缝隙吗No.33
2.1.3走线的电感和电容33
2.1.4接地的作用.34
2.1.5 信号参考点应在何处接至基底(chassis)35
2.1.6周期信号.36
3
2.1.7 EMC三要素...36
2.1.8共模和差模.....38
2.1.9 减小噪声的措施...39
2.2 信号完整性――减小串扰和信号畸变......39
2.2.1....39
2.2.2 屏蔽.40
2.2.3 信号畸变.41
2.3 通过滤波减小直流电源噪声.41
2.3.1....42
2.3.2 If DC power planes can’t be used, then lumped decoupling capacitors must be sized and placed correctly42
2.3.3 多层PCB表贴电容串联电感在何处43
2.3.4 How to distribute DC power from a single supply to both analog and digital circuits?..43
2.4 元件放置与信号层分配..44
2.5 Reducing conducted & radiated emission & susceptibility46
2.6 电路板EMC准则总结...48
2.6.1 Component Placement..48
2.6.2 DC Power Distribution..48
2.6.3 Routing of Signal Output and Return Paths.....49
2.6.4 Signal Integrity – Reducing Crosstalk and Distortion....49
2.6.5 High Frequency Transmission Lines..50
2.6.6 Reducing Conducted and Radiated Emissions.50
..............................
1. 高速数字电路设计...5
1.1何谓高速数字信号..5
1.2微带线带状线的概念.....5
1.2.1微带线Microstrip....5
1.2.2带状线Stripline6
1.2.3经验数据....6
1.2.4同轴线coaxial cable6
1.2.5双绞线twisted-pair cable......7
1.2.6等间隔的电容负载的影响....7
1.3 常见高速电路......8
1.3.1 ECLEmitter Coupled Logic电路..8
1.3.2 CMLCurrent Mode Logic电路....9
1.3.3 GTLGunning Transceiver Logic电路......10
1.3.4 BTLBackplane Transceiver Logic电路...10
1.3.5 TTLTransistor Transistor Logic电路11
1.3.6 模数转换电路线接收器.12
1.4 常见电路匹配措施...12
1.4.1反射..12
1.4.2终端匹配..13
1.4.3始端匹配..15
1.5 高速电路设计一般原则和调试方法...16
1.5.1同步逻辑设计.16
1.5.2了解选用器件的输入输出结构选用恰当的匹配电路在考虑节省功耗电路 又能容许的情况下可适当地引入失配.19
1.5.3对极高速率300MHz以上的信号一般建议选用互补逻辑以降低对电源的要求....19
1.5.4了解每一根高速信号电流的流向电流环.....19
1.5.5信号的布线电源和地层的分割是否符合微带线带状线的要求高速信号要有回路地相配不是屏蔽地...19
1.5.6电源滤波..19
1.5.7对很高速度的信号要估算其走线延迟......19
1.5.8在满足速度要求的前提下尽量选用工作速率低的器件..19
1.5.9差分线尽量靠近走线...19
1.5.10测试方法选择有50输入的高速示波器一般自制一个探头测量点应尽量靠近所观察的位置或者需要该信号的实际位置一般不建议测输出端的信号波形与实际
2
使用的位置有一定差别....19
1.5.11 ringing, crosstalk, radiated noise —— 数字系统的三种噪声.19
1.5.12数字信号的绝大部分能量功率谱密度集中在fknee之内19
1.5.13 延时FR4 PCBouter trace: 140~180 ps/inch inner trace: 180 ps/inch...20
1.5.14 集总参数与分布参数系统......20
1.5.15 互感耦合电容的作用干扰.20
1.5.16 ECL电路的上升时间下降时间的计算...20
1.5.17 在数字系统中耦合电容引起的串扰比起互感引起的串扰要小.21
1.5.18 传输通道包括器件封装PCB布局连接器至少在fknee的范围内要有平坦的频响以保证信号不失真否则信号在收端可能会遇到上升时间劣化过冲振铃lump等现象...21
1.5.19 阻容负载对电流变化的作用..21
1.5.20 噪声容限noise immunity以10H189器件为例......22
1.5.21 地反弹ground bounce...23
1.5.22 寄生电容Stray Capacitance的影响对于高输入阻抗电路影响尤为严重....23
1.5.23 示波器探针的电气模型...24
1.5.24 21:1探针...25
1.5.25 趋肤效应skin effect在高频时导线表面附近的电流密度加大而中心部分的电流密度减小趋肤效应使得导线对高频信号的衰减增大趋肤效应的频率与导体的材料有关...25
1.5.26 对低频信号电流流经电阻最小的路径对高频信号回流路径的电感远比其电阻重要高频电流流经电感最小的路径而非电阻最小的路径最小电感回流路径正好在信号导线的下面以减小流出和流入电流通路间的环路面积......25
1.5.27 负载电容对上升时间的影响..26
1.5.28 直流匹配和交流匹配的功耗比较.27
1.5.29 电源系统设计原则....27
1.5.30 TTL和ECL的混合系统要注意....27
1.5.31 电源线上的电磁辐射防护......28
1.5.32 旁路电容的选取和安装......28
1.5.33 连接器对高速系统的影响......28
1.5.34 总线...30
2电磁兼容性Electromagnetic Compatibility.....32
2.1 关于电磁兼容性的基本原理.32
2.1.1下面的电路布局有什么问题.32
2.1.2 走线可穿过回流平面的缝隙吗No.33
2.1.3走线的电感和电容33
2.1.4接地的作用.34
2.1.5 信号参考点应在何处接至基底(chassis)35
2.1.6周期信号.36
3
2.1.7 EMC三要素...36
2.1.8共模和差模.....38
2.1.9 减小噪声的措施...39
2.2 信号完整性――减小串扰和信号畸变......39
2.2.1....39
2.2.2 屏蔽.40
2.2.3 信号畸变.41
2.3 通过滤波减小直流电源噪声.41
2.3.1....42
2.3.2 If DC power planes can’t be used, then lumped decoupling capacitors must be sized and placed correctly42
2.3.3 多层PCB表贴电容串联电感在何处43
2.3.4 How to distribute DC power from a single supply to both analog and digital circuits?..43
2.4 元件放置与信号层分配..44
2.5 Reducing conducted & radiated emission & susceptibility46
2.6 电路板EMC准则总结...48
2.6.1 Component Placement..48
2.6.2 DC Power Distribution..48
2.6.3 Routing of Signal Output and Return Paths.....49
2.6.4 Signal Integrity – Reducing Crosstalk and Distortion....49
2.6.5 High Frequency Transmission Lines..50
2.6.6 Reducing Conducted and Radiated Emissions.50
..............................
用户登陆
工艺技术热门资料
工艺技术相关下载