基于FPGA的SOPC设计课件(PPT 139页)

4.1 并行输入/输出内核
4.2 SDRAM控制器内核
4.3 CFI控制器内核
4.4 EPCS控制器内核
4.5 定时器内核
4.5 定时器内核-定时器寄存器描述
4.6 UART内核
4.7 JTAG_UART内核
4.8 SPI内核
4.9 DMA内核
4.10 带Avalon接口的互斥内核
4.10带Avalon接口的互斥内核
4.11 带Avalon接口的邮箱内核
4.12 System ID内核
本章小结
第四章作业
SDRAM
..............................