时序管理规划约束(ppt 42页)

时序管理规划约束内容提要：
        从时钟信号有效沿到数据有效的时间间隔，tco ＝ Clock Delay + Micro tco + Data DelayMicor tco也是一个寄存器的固有属性，指的是寄存器相应时钟有效沿，将数据送到输出端口的内部时间参数，tpd指输入管脚通过纯组合逻辑到达输出管脚这段路径的延时 .特别需要说明的是，要求输入到输出之间只有组合逻辑，才是tpd延时由于CPLD的布线矩阵长度固定，所以常用最大管脚到管脚延时标准CPLD的速度等级，表示设计是否满足时序的一个称谓，正的slack表示满足时序（时序的余量），负的slack表示不满足时序（时序的欠缺量）。
         在分析报告中，会以升序方式排列出路径的fmax，利用quaruts一些功能分析到更多的信息。在所选的时序路径上，单击鼠标右键，弹出一些查看路径细节的选项。分别是全局时序约束即指定工程范围内通用的全局性时序约束。
个别时序约束即对特殊的结点、路径、分组、模块指定个别性的时序约束，个别时序约束的优先级高于全局时序约束。
QuartusII中常用的设置时序约束的途径：
assignment/timing settings菜单命令
assginment/wizard/timing wizard菜单命令
assignmnt/assignment editor选项在图形界面下完成。
        前2种方法是全局约束，后1中做个别约束，另外还可以通过修改.qsf文件来实现将编绎器设置为时序驱动编绎，即是指让编绎过程尽量向着满足时序约束方向努力，全局时钟设置如果在设计中只有一个全局时钟，或者所有的时钟同频，可以在Quartus2中只设置一个全局时钟约束。

 

 

 

 

..............................