同步时序电路化简知识讲座(pdf 25页)

一、 完全确定电路的状态化简
二、 非完全确定状态机的化简

定义1：完全确定的时序电路中状态S1, S2, …, Sj被称为等价的，当且仅当对于任意的输入序列，将S1, S2, …, Sj中的任意状态作为初始状态，电路的输出序列都是相同的。
􀂄定义2：设Si和Sj是完全确定时序电路的两个状态，Sk和Sl是在输入Ip时Si和Sj的下一个状态，Si和Sj是等价的当且仅当对于每一可能的Ip满足下列的条件：
􀂄1. Si和Sj的输出相同；
􀂄2. 下一个状态Sk和Sl是等价的。……

..............................