您现在的位置: 精品资料网 >> 人力资源 >> 企业培训 >> 资料信息

信号完整性培训(ppt 91页)

所属分类:
企业培训
文件大小:
4133 KB
下载地址:
相关资料:
信号完整性
信号完整性培训(ppt 91页)内容简介
主要内容
高速数字系统设计中的信号完整性
第3讲:时钟技术
系统时钟
3-1  一些基本概念和定义
内部时钟偏差和外部时钟偏差
时钟性能损失
图4-1-3    时钟性能损失的示意图
4-1-2  内部时钟偏差的分类
时钟信号的脉宽之差
2.输出管脚间偏差(Output-to-Output Skew)
3.器件间偏差(Part-to-Part Skew)
4-1-3 时钟抖动(Clock Jitters)
时钟抖动的分类
时钟周期抖动的均方差值
抖动的均方差值与峰-峰值
半周期抖动(Half-Period Jitter)
二. 前后周期抖动(Cycle-to-Cycle Jitter)
Cycle-to-Cycle Jitter的测量
三.长时间时钟抖动(Long-Term Jitter)
时钟抖动的表示方法
同步时序方程
本节小结
4-2  时钟的产生
4-2-2   锁相环电路
4-2-3  直接数字合成(DDS)
相位累加器的工作原理
Turning Equation
Digital Phase Wheel
DDS取样输出信号的频谱
低通滤波器(LPF)
DDS的特点
4-2-4 大频率范围,精细可调的频率合成器
输出频率和频率分辨
DDS-Driven PLL频率合成器
芯片举例:AD9952
AD9952应用举例(1)
AD99520应用举例(2)
3-3  时钟信号的传输和分布
基本时序设计
高速数字系统中时钟信号传输和分布的特点
3-3-2 时钟信号传输和分布的技术措施
一. 集成电路类型选择
二.减少系统噪声
三.同相位时钟分布
(一) 交流驱动能力和“时钟树”设计
“时钟树”概念
“时钟树”的拓扑形式
当前的“时钟树”设计
单级1:N驱动
(二) 控制时钟偏差
控制PCB连线延迟
可调整的连线延迟
另一种可调整的连线延迟方案
跳线器
蛇行线的信号完整性
使用蛇行线注意事项
延迟线芯片
固定长度延迟线
2020/21系列无源延迟线
有源延迟线
DS1135L有源延迟线系列
多抽头延迟线
多抽头延迟线举例
DDU12H系列指标参数
例2: DDU18H系列多抽头延迟线
DDU18H系列指标参数
程控延迟线
 程控延迟线举例
 DS1020系列程控延迟线
基于PLL和DLL的可程控时间延迟(Skew)集成电路
延迟锁定环(Delay Lock Loop,简称:DLL)技术
2.延迟时间  频率转换
3.频率转换  电压转换
DLL型延迟电路
DLL的另一种形式
DLL的应用: 时间内插(分相时钟)
实际芯片举例
CY2305/09 芯片特征
输出相位调节
CY2305/09 芯片应用(1)
CY2305/09 芯片应用(2)
Robo系列全数字调节类型
例2:CY7B9950
CY7B9950芯片特征
CY7B9950芯片应用
MC100E10196
MC100E196部分参数
Dr. Howard Johnson
其它参考书目

..............................