SAP-1 CPU及计算机的组成架构介绍(ppt 48页)

SAP-1 CPU及计算机的组成架构介绍目录：
一、SAP-1 CPU及计算机的组成架构简介
二、SAP-1 CPU指令、寻址法、程序设计
三、16*8的ROM设计与仿真
四、SAP-1 CPU设计与仿真

 

SAP-1 CPU及计算机的组成架构介绍内容提要：
SAP-1 CPU及计算机的组成架构简介：
所有寄存器是以三态(three state)输出方式，连接至webus上。虽然现在不是使用传统TTL电路组成，而是使用CPLD&FPGA类型组件来实现它，这也就意味着图1的一些功能方块或一些控制线需要作部分调整或修改，但无论如何对于每个方块所扮演的角色，是绝对有必要了解的！
说明：
1.程序计数器
它是一个4Bits的计数器,计数范围由0~15。主要功用是记录下每个执行的指令地址,并把这个地址传送至MAR寄存器存放。
2.输入与MAR(Memory Access Register)
这个方块应分成两个部分,一个是接受由“输入”部分输入到RAM内存的外部程序和数据,另一部分“MAR”是用来在CPU执行上述所加载的程序时,暂存下一个要执行的指令地址。
3.16×8 RA
这个RAM和其它的部分构成图10-1的SAP-1计算机,而且它的内存大小共有16地址×8位。所以这个RAM的地址总线是4bit,地址编码是由0000,0001,0010…1111,这个地址内容是由上述MAR传送过来,然后通过译码将地址存放的8位数据或指令输出至Wbus。

..............................